提起Chiplet技术-难点及机遇大家在熟悉不过了，被越来越多的人所熟知，那你知道Chiplet技术-难点及机遇吗？快和小编一起去了解一下吧！
Chiplet技术是SoC集成发展到一定程度之后的一种新的芯片设计方式，它通过将SoC分成较小的裸片（Die），再将这些模块化的小芯片（裸片）互联起来，采用新型封装技术，将不同功能不同工艺制造的小芯片封装在一起，成为一个异构集成芯片。
Chiplet的概念早在10多年前就被提出了，Chiplet技术的概念最初是从2.5D/3D IC封装演变而来，以2.5D硅通孔中介层集成CPU/GPU和存储器可以被归类为Chiplet范畴。2013年，台积电与赛灵思合作开发的FPGA就是一个典型案例。随着摩尔定律发展进一步放缓，工艺提升越来越困难，尤其是进入到几纳米的工艺制程后只有很少的代工厂能做到，这种情况下，业界对Chiplet技术寄予厚望。Chiplet异构集成封装在一起有望解决因工艺提升困难而导致的芯片性能成本问题。
(资料图片仅供参考)
正是采用了Chiplet技术，AMD EPYC 处理器成功实现了集成64核的高性能服务器芯片，如果采用之前的单一芯片设计，集成64核，在现有工艺下是不现实、也是不经济的。而AMD按功能需要划分成小芯片，采用最优的设计工艺制造，不仅可以降低成本，提升良率，让多核复杂大芯片设计成为可能，同时，模块化设计思路也可以提高芯片研发速度，降低研发成本。
而让多个小芯片裸片互联起来并最终异构集成成为一个大芯片，面临诸多技术挑战，这其中互联和封装是最需攻克的两大“关卡”。
如何让裸片与裸片之间高速互联，是Chiplet技术落地的关键，这对芯片设计公司以及全产业链来说均是一大全新挑战。在超短距离和极短距离链路上（裸片与裸片互联）数据传输速率高达112Gbps。芯片设计公司在设计裸片与裸片之间的互联接口时，首要保证的是高数据吞吐量，另外，数据延迟和误码率也是关键要求，还要考虑能效和链接距离。
在互连方面，设计厂商各出奇招。Marvell在推出模块化芯片架构时采用了Kandou总线接口；NVIDIA推出的用于GPU的高速互联NVLink方案；英特尔免费向外界授权的AIB高级接口总线协议；AMD推出的Infinity Fabrie总线互联技术，以及用于存储芯片堆叠互联的HBM接口……这些都是芯片设计公司在致力实现高速互联上的不同尝试。
而在封装层面，包括英特尔和台积电在内的巨头都在布局。英特尔在异构互联的道路上已进行了长期投入，多年前就推出了EMIB技术,最近又推出了Foveros3D立体封装技术。不同于以往单纯连接逻辑芯片、存储芯片，Foveros可以把不同逻辑芯片堆叠、连接在一起，可以“混搭”不同工艺、架构、用途的IP模块、各种内存和I/O单元。基于Foveros 3D封装技术，英特尔推出了酷睿处理器“Lakefield”，其中，CPU、GPU核心采用的是10nm工艺，I/O部分所在的基底层则是22nm工艺制造。
台积电作为代工巨头，自然也在重兵押注。一年前，台积电曾展示一款基于ARM内核、采用Chiplet概念设计的芯片产品，利用了台积电7nm工艺、LIPINCON互联和CoWoS封装技术制造。LIPINCON是一种高速串行总线，它是台积电多年前就开始研发的裸片之间数据互联接口技术。CoWoS是台积电推出的2.5D封装技术，称为晶圆级封装，通过芯片间共享基板的形式，将多个裸片封装在一起，主要用于高性能大芯片的封装。
在IC CHINA2020大会上，芯原董事长戴伟民也极力推荐了Chiplet技术。他认为Chiplet这种将不同工艺节点的裸片混封的新形态是未来芯片发展的重要趋势之一，它将给半导体全产业链带来新的机会。戴伟民特别强调了封装和互联对Chiplet的重要性，特别是芯片互联，需要一个一致性协议问题，就涉及到了标准。为此，构建Chiplet产业联盟就成了应有之义。在2020年全球硬科技创新大会上，芯动科技CEO敖海和中科院院士姚期智、紫光存储CEO任奇伟等共同启动了Chiplet产业联盟。
除了封装与互联以外，支持Chiplet芯片设计的EDA工具链以及生态是否完善，是否可持续发展，也是Chiplet技术成功所需要解决的关键问题。
时下，我国芯片产业正处于新窗口机遇时期，Chiplet新型设计技术的出现，对国内集成电路产业无疑是一个后来居上的有利契机，但这需要全产业培育从架构、设计、晶圆到封装和系统的全套解决能力。
标签： CHIPLET
